1、由于差的电磁吸收能力和大的电源阻抗导致这种不是一种好的叠层方式。它的结构如下：

1.Signal1元件面、微带走线层

2.Signal2内部微带走线层，较好的走线层（X方向）

3.Ground

4.Signal3带状线走线层，较好的走线层（Y方向）

5.Signal4带状线走线层

6.Power

7.Signal5内部微带走线层

8.Signal6微带走线层

2、是第三种叠层方式的变种，由于增加了参考层，具有较好的EMI性能，各信号层的特性阻抗可以很好的控制。1.Signal1元件面、微带走线层，好的走线层

2.Ground地层，较好的电磁波吸收能力

3.Signal2带状线走线层，好的走线层

4.Power电源层，与下面的地层构成***的电磁吸收

5.Ground地层

6.Signal3带状线走线层，好的走线层

7.Power地层，具有较大的电源阻抗

8.Signal4微带走线层，好的走线层

3、比较好叠层方式，由于多层地参考平面的使用具有非常好的地磁吸收能力。

1.Signal1元件面、微带走线层，好的走线层

2.Ground地层，较好的电磁波吸收能力

3.Signal2带状线走线层，好的走线层

4.Power电源层，与下面的地层构成***的电磁吸收

5.Ground地层

6.Signal3带状线走线层，好的走线层

7.Ground地层，较好的电磁波吸收能力

8.Signal4微带走线层，好的走线层

在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？

一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz)。所以不能只注意高频而忽略低频的部分。

一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置，PCB叠层的安排，重要联机的走法，器件的选择等，如果这些没有事前有较佳的安排，事后解决则会事倍功半，增加成本。

例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slewrate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。

另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。

适当的选择PCB与外壳的接地点(chassisground)。

PCB如何布局特殊元器件

PCB器件布局它有一定的规则需要大家遵守。除了通用要求外，一些特殊的器件也会有不同的布局要求。

*压接器件的布局要求

1）弯/公、弯/母压接器件面的周围3mm不得有高于3mm的元器件，周围1.5mm不得有任何焊接器件；在压接器件的反面距离压接器件的插***中心2.5mm范围内不得有任何元器件。

2）直/公、直/母压接器件周围1mm不得有任何元器件；对直/公、直/母压接器件其背面需安装护套时，距离护套边缘1mm范围内不得布置任何元器件，不安装护套时距离压接孔2.5mm范围内不得布置任何元器件。

3）欧式连接器配合使用的接地连接器的带电插拔座，长针前端6.5mm禁布，短针2.0mm禁布。

4）2mmFB电源单PIN插针的长针，对应单板插座前端8mm禁布。

*热敏器件的布局要求

1）器件布局时，热敏器件（如电解电容、晶振等）尽量远离高热器件。

2）热敏器件应紧贴被测元件并远离高温区域，以免受到其它发热功当量元件影响，引起误动作。

3）将本身发热而又耐热的器件放在靠近出风口的位置或顶部，但如果不能承受较高温度，也要放在进风口附近，注意尽量与其他发热器件和热敏器件在空气上升方向上错开位置。

深圳市赛孚电路科技有限公司成立于2011年，专业中**PCB多层板服务提供商