平顶山

PCB十二层板厂商

价格面议2022-07-13 00:09:07

提示:与商家沟通请核实商家资质,交易过程注意核实身份及商品/服务的真实性。

信息详情

高速PCB设计指南之一

第一篇 PCB布线

在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。

自动布线的布通率,依赖于良好的布局,布线规则可以预先设定,包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布线,快速地把短线连通,然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线。并试着重新再布线,以改进总体效果。

对目前高密度的PCB设计已感觉到贯通孔不太适应了,它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用,还省出许多布线通道使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会,才能得到其中的真谛。

1 电源、地线的处理

既使在整个PCB板中的布线完成得都很好,但由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量。

对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因,现只对降低式抑制噪音作以表述:

(1)、众所周知的是在电源、地线之间加上去耦电容。

(2)、尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最细宽度可达0.05~0.07mm,电源线为1.2~2.5mm

对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)

(3)、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。

2 数字电路与模拟电路的共地处理

现在有许多PCB不再是单一功能电路(数字或模拟电路),而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题,特别是地线上的噪音干扰。

数字电路的频率高,模拟电路的敏感度强,对信号线来说,高频的信号线尽可能远离敏感的模拟电路器件,对地线来说,整人PCB对外界只有一个结点,所以必须在PCB内部进行处理数、模共地的问题,而在板内部数字地和模拟地实际上是分开的它们之间互不相连,只是在PCB与外界连接的接口处(如插头等)。数字地与模拟地有一点短接,请注意,只有一个连接点。也有在PCB上不共地的,这由系统设计来决定。

3 信号线布在电(地)层上

在多层印制板布线时,由于在信号线层没有布完的线剩下已经不多,再多加层数就会造成浪费也会给生产增加一定的工作量,成本也相应增加了,为解决这个矛盾,可以考虑在电(地)层上进行布线。首先应考虑用电源层,其次才是地层。因为最好是保留地层的完整性。

4 大面积导体中连接腿的处理

在大面积的接地(电)中,常用元器件的腿与其连接,对连接腿的处理需要进行综合的考虑,就电气性能而言,元件腿的焊盘与铜面满接为好,但对元件的焊接装配就存在一些不良隐患如:①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要,做成十字花焊盘,称之为热隔离(heat shield)俗称热焊盘(Thermal),这样,可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电(地)层腿的处理相同。

5 布线中网络系统的作用

在许多CAD系统中,布线是依据网络系统决定的。网格过密,通路虽然有所增加,但步进太小,图场的数据量过大,这必然对设备的存贮空间有更高的要求,同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的,如被元件腿的焊盘占用的或被安装孔、定位孔所占用的等。网格过疏,通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。

标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54mm)或小于0.1英寸的整倍数,如:0.05英寸、0.025英寸、0.02英寸等。

6 设计规则检查(DRC)

布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制定的规则是否符合印制板生产工艺的需求,一般检查有如下几个方面:

(1)、线与线,线与元件焊盘,线与贯通孔,元件焊盘与贯通孔,贯通孔与贯通孔之间的距离是否合理,是否满足生产要求。

(2)、电源线和地线的宽度是否合适,电源与地线之间是否紧耦合(低的波阻抗)?在PCB中是否还有能让地线加宽的地方。

(3)、对于关键的信号线是否采取了最佳措施,如长度最短,加保护线,输入线及输出线被明显地分开。

(4)、模拟电路和数字电路部分,是否有各自独立的地线。

(5)后加在PCB中的图形(如图标、注标)是否会造成信号短路。

(6)对一些不理想的线形进行修改。

(7)、在PCB上是否加有工艺线?阻焊是否符合生产工艺的要求,阻焊尺寸是否合适,字符标志是否压在器件焊盘上,以免影响电装质量。

(8)、多层板中的电源地层的外框边缘是否缩小,如电源地层的铜箔露出板外容易造成短路。

PCB电路板无铅喷锡与有铅喷锡除了环保差异外,还有哪些区别呢?

随着电子行业不断的发展,PCB的技术水平也在水涨船高,常见的表面处理工艺就有喷锡,沉金,镀金,OSP等;其中喷锡分为无铅喷锡和有铅喷锡。那么,PCB电路板无铅喷锡与有铅喷锡的区别在哪?

1、无铅喷锡属于环保类工艺,不含有害物质"铅",熔点在218度左右;锡炉温度需控制在280-300度;过波峰焊温度需控制在260度左右;过回流焊温度在260-270度左右。

2、有铅喷锡不属于环保类工艺,含有害物质"铅",熔点183度左右;锡炉温度需控制在245-260度;过波峰焊温度需控制在250度左右;过回流焊温度在245-255度左右。

3、从锡的表面看,有铅锡比较亮,无铅锡比较暗淡;无铅板的浸润性要比有铅板的差一点。

4、无铅锡的铅含量不超过0.5 ,有铅锡的铅含量达到37。

5、铅会提高锡线在焊接过程中的活性,有铅锡线相对比无铅锡线好用;不过铅有毒,长期使用对人体不好。无铅锡比有铅锡熔点高,焊接点会牢固很多。

6、在pcb板表面处理中,通常做无铅喷锡和有铅喷锡的价格是一样的,没有区别。

什么是HDI线路板?

一.什么是HDI板?

HDI板(High Density Interconnector),即高密度互连板,是使用微盲埋孔技术的一种线路分布密度比较高的电路板。HDI板有内层线路和外层线路,再利用钻孔、孔内金属化等工艺,使各层线路内部实现连结。

二.HDI板与普通pcb的区别

HDI板一般采用积层法制造,积层的次数越多,板件的技术档次越高。普通的HDI板基本上是1次积层,高阶HDI采用2次或以上的积层技术,同时采用叠孔、电镀填孔、激光直接打孔等先进PCB技术。当PCB的密度增加超过八层板后,以HDI来制造,其成本将较传统复杂的压合制程来得低。

HDI板的电性能和讯号正确性比传统PCB更高。此外,HDI板对于射频干扰、电磁波干扰、静电释放、热传导等具有更佳的改善。高密度集成(HDI)技术可以使终端产品设计更加小型化,同时满足电子性能和效率的更高标准。

HDI板使用盲孔电镀 再进行二次压合,分一阶、二阶、三阶、四阶、五阶等。一阶的比较简单,流程和工艺都好控制。二阶的主要问题,一是对位问题,二是打孔和镀铜问题。二阶的设计有多种,一种是各阶错开位置,需要连接次邻层时通过导线在中间层连通,做法相当于2个一阶HDI。第二种是,两个一阶的孔重叠,通过叠加方式实现二阶,加工也类似两个一阶,但有很多工艺要点要特别控制,也就是上面所提的。第三种是直接从外层打孔至第3层(或N-2层),工艺与前面有很多不同,打孔的难度也更大。对于三阶的以二阶类推即是。

三.HDI板的优势

这种PCB在突显优势的基础上发展迅速:

1.HDI技术有助于降低PCB成本;

2.HDI技术增加了线密度;

3.HDI技术有利于使用先进的包装;

4.HDI技术具有更好的电气性能和信号有效性;

5.HDI技术具有更好的可靠性;

6.HDI技术在散热方面更好;

7.HDI技术能够改善RFI(射频干扰)/EMI(电磁干扰)/ESD(静电放电);

8.HDI技术提高了设计效率;

四.HDI板的材料

对HDI PCB材料提出了一些新的要求,包括更好的尺寸稳定性,抗静电移动性和非胶粘剂。HDI PCB的典型材料是RCC(树脂涂层铜)。RCC有三种类型,即聚酰亚胺金属化薄膜,纯聚酰亚胺薄膜,流延聚酰亚胺薄膜。

RCC的优点包括:厚度小,重量轻,柔韧性和易燃性,兼容性特性阻抗和优异的尺寸稳定性。在HDI多层PCB的过程中,取代传统的粘接片和铜箔作为绝缘介质和导电层的作用,可以通过传统的抑制技术用芯片抑制RCC。然后使用非机械钻孔方法如激光,以便形成微通孔互连。

RCC推动PCB产品从SMT(表面贴装技术)到CSP的发生和发展(芯片级封装),从机械钻孔到激光钻孔,促进PCB微通孔的发展和进步,所有这些都成为RCC领先的HDI PCB材料。

在实际的PCB中在制造过程中,对于RCC的选择,通常有FR-4标准Tg 140C,FR-4高Tg 170C和FR-4和Rogers组合层压,现在大多使用。随着HDI技术的发展,HDI PCB材料必须满足更多要求,因此HDI PCB材料的主要趋势应该是:

1.使用无粘合剂的柔性材料的开发和应用;

2.介电层厚度小,偏差小;

3 .LPIC的发展;

4.介电常数越来越小;

5.介电损耗越来越小;

6.焊接稳定性高;

7.严格兼容CTE(热膨胀系数);

五.HDI板制造的应用技术

HDI PCB制造的难点在于微观通过制造,通过金属化和细线。

1.微通孔制造

微通孔制造一直是HDI PCB制造的核心问题。主要有两种钻井方法:

a.对于普通的通孔钻孔,机械钻孔始终是其高效率和低成本的最佳选择。随着机械加工能力的发展,其在微通孔中的应用也在不断发展。

b.有两种类型的激光钻孔:光热消融和光化学消融。前者是指在高能量吸收激光之后加热操作材料以使其熔化并且通过形成的通孔蒸发掉的过程。后者指的是紫外区高能光子和激光长度超过400nm的结果。

有三种类型的激光系统应用于柔性和刚性板,即准分子激光,紫外激光钻孔,CO 2 激光。激光技术不仅适用于钻孔,也适用于切割和成型。甚至一些制造商也通过激光制造HDI。虽然激光钻孔设备成本高,但它们具有更高的精度,稳定的工艺和成熟的技术。激光技术的优势使其成为盲/埋通孔制造中最常用的方法。如今,在HDI微通孔中,99%是通过激光钻孔获得的。

2.通过金属化

通孔金属化的最大困难是电镀难以达到均匀。对于微通孔的深孔电镀技术,除了使用具有高分散能力的电镀液外,还应及时升级电镀装置上的镀液,这可以通过强力机械搅拌或振动,超声波搅拌,水平喷涂。此外,在电镀前必须增加通孔壁的湿度。

除了工艺的改进外,HDI的通孔金属化方法也看到了主要技术的改进:化学镀添加剂技术,直接电镀技术等。

3.细线

细线的实现包括传统的图像传输和激光直接成像。传统的图像转移与普通化学蚀刻形成线条的过程相同。

对于激光直接成像,不需要摄影胶片,而图像是通过激光直接在光敏膜上形成的。紫外波灯用于操作,使液体防腐解决方案能够满足高分辨率和简单操作的要求。不需要摄影胶片,以避免因薄膜缺陷造成的不良影响,可以直接连接CAD/CAM,缩短制造周期,使其适用于限量和多种生产。

超实用的高频PCB电路设计70问答 之二

21.在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高 PCB 的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低,请专家介绍在高速(>100MHz)高密度 PCB 设计中的技巧?

在设计高速高密度 PCB 时,串扰(crosstalk interference)确实是要特别注意的,因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方:

控制走线特性阻抗的连续与匹配。

走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。

选择适当的端接方式。

避免上下相邻两层的走线方向相同,甚至有走线正好上下重叠在一起,因为这种串扰比同层相邻走线的情形还大。

利用盲埋孔(blind/buried via)来增加走线面积。但是 PCB 板的制作成本会增加。在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。

除此以外,可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。

22.电路板 DEBUG 应从那几个方面着手?

就数字电路而言,首先先依序确定三件事情: 1. 确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。 2. 确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。3. 确认 reset 信号是否达到规范要求。 这些都正常的话,芯片应该要发出第一个周期(cycle)的信号。接下来依照系统运作原理与 bus protocol 来 debug。

23、滤波时选用电感,电容值的方法是什么?

电感值的选用除了考虑所想滤掉的噪声频率外,还要考虑瞬时电流的反应能力。如 果 LC 的输出端会有机会需要瞬间输出大电流,则电感值太大会阻碍此大电流流经此电感的速度,增加纹波噪声(ripple noise)。电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小,电容值会较大。而电容的ESR/ESL 也会有影响。另外,如果这 LC 是放在开关式电源(switching regulation power)的输出端时,还要注意此 LC 所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。

24、模拟电源处的滤波经常是用 LC 电路。但是为什么有时 LC 比 RC 滤波效果差?

LC与 RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低,而电感值又不够大,这时滤波效果可能不如 RC。但是,使用 RC 滤波要付出的代价是电阻本身会耗能,效率较差,且要注意所选电阻能承受的功率。

25、如何尽可能的达到 EMC 要求,又不致造成太大的成本压力?

PCB 板上会因 EMC 而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了 ferrite bead、choke等抑制高频谐波器件的缘故。除此之外,通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过 EMC的要求。以下仅就 PCB 板的设计技巧提供几个降低电路产生的电磁辐射效应。

尽可能选用信号斜率(slew rate)较慢的器件,以降低信号所产生的高频成分。

注意高频器件摆放的位置,不要太靠近对外的连接器。

注意高速信号的阻抗匹配,走线层及其回流电流路径(return current path), 以减少高频的反射与辐射。

在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。

对外的连接器附近的地可与地层做适当分割,并将连接器的地就近接到 chassis ground。

可适当运用 ground guard/shunt traces 在一些特别高速的信号旁。但要注意 guard/shunt traces 对走线特性阻抗的影响。

电源层比地层内缩 20H,H 为电源层与地层之间的距离。

超实用的高频PCB电路设计70问答之三

26、当一块 PCB 板中有多个数/模功能块时,常规做法是要将数/模地分开,原因何在?

将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声,噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近,则即使数模信号不交叉,模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。

27、另一种作法是在确保数/模分开布局,且数/模信号走线相互不交叉的情况下,整个 PCB板地不做分割,数/模地都连到这个地平面上。道理何在?

数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头,若数模信号走线交叉,则返回电流所产生的噪声便会出现在模拟电路区域内。

28、在高速 PCB 设计原理图设计时,如何考虑阻抗匹配问题?

在设计高速 PCB 电路时,阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系,例如是走在表面层(microstrip)或内层(stripline/double stripline),与参考层(电源层或地层)的距离,走线宽度,PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的**而无法考虑到一些阻抗不连续的布线情况,这时候在原理图上只能预留一些terminators(端接),如串联电阻等,来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。

29、哪里能提供比较准确的 IBIS 模型库?

IBIS 模型的准确性直接影响到仿真的结果。基本上 IBIS 可看成是实际芯片 I/O buffer 等效电路的电气特性数据,一般可由 SPICE 模型转换而得 ,而 SPICE 的数据与芯片制造有绝对的关系,所以同样一个器件不同芯片厂商提供,其 SPICE 的数据是不同的,进而转换后的 IBIS 模型内之数据也会随之而异。也就是说,如果用了 A 厂商的器件,只有他们有能力提供他们器件准确模型数据,因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的 IBIS 不准确,只能不断要求该厂商改进才是根本解决之道。

30、在高速 PCB 设计时,设计者应该从那些方面去考虑 EMC、EMI 的规则呢?

一般 EMI/EMC 设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分。一个好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 叠层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本.。

例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance 尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB 与外壳的接地点(chassis ground)。

31、如何选择 EDA 工具?

目前的 pcb 设计软件中,热分析都不是强项,所以并不建议选用,其它的功能 1.3.4 可以选择 PADS或 Cadence 性能价格比都不错。 PLD 的设计的初学者可以采用 PLD 芯片厂家提供的集成环境,在做到百万门以上的设计时可以选用单点工具。

32、请推荐一种适合于高速信号处理和传输的 EDA 软件。

常规的电路设计,INNOVEDA 的 PADS 就非常不错,且有配合用的仿真软件,而这类设计往往占据了 70%的应用场合。在做高速电路设计,模拟和数字混合电路,采用 Cadence 的解决方案应该属于性能价格比较好的软件,当然 Mentor 的性能还是非常不错的,特别是它的设计流程管理方面应该是最为优秀的。(大唐电信技术专家 王升)

33、对 PCB 板各层含义的解释

Topoverlay ----顶层器件名称, 也叫 top silkscreen 或者 top component legend, 比如 R1 C5,

IC10.bottomoverlay----同理 multilayer-----如果你设计一个 4 层板,你放置一个 free pad or via, 定义它作为multilay 那么它的 pad 就会自动出现在 4 个层 上,如果你只定义它是 top layer, 那么它的 pad 就会只出现在顶层上。

34、2G 以上高频 PCB 设计,走线,排版,应重点注意哪些方面?

2G 以上高频 PCB 属于射频电路设计,不在高速数字电路设计讨论范围内。而 射频电路的布局(layout)和布线(routing)应该和原理图一起考虑的,因为布局布线都会造成分布效应。而且,射频电路设计一些无源器件是通过参数化定义,特殊形状铜箔实现,因此要求 EDA 工具能够提供参数化器件,能够编辑特殊形状铜箔。Mentor 公司的 boardstation 中有专门的 RF 设计模块,能够满足这些要求。而且,一般射频设计要求有专门射频电路分析工具,业界最著名的是 agilent 的 eesoft,和 Mentor 的工具有很好的接口。

35、2G 以上高频 PCB 设计,微带的设计应遵循哪些规则?

射频微带线设计,需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。

超实用的高频PCB电路设计70问答 之四

36、对于全数字信号的 PCB,板上有一个 80MHz 的钟源。除了采用丝网(接地)外,为了保证有足够的驱动能力,还应该采用什么样的电路进行保护?

确保时钟的驱动能力,不应该通过保护实现,一般采用时钟驱动芯片。一般担心时钟驱动能力,是因为多个时钟负载造成。采用时钟驱动芯片,将一个时钟信号变成几个,采用点到点的连接。选择驱动芯片,除了保证与负载基本匹配,信号沿满足要求(一般时钟为沿有效信号),在计算系统时序时,要算上时钟在驱动芯片内时延。

37、如果用单独的时钟信号板,一般采用什么样的接口,来保证时钟信号的传输受到的影响小?

时钟信号越短,传输线效应越小。采用单独的时钟信号板,会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输,建议采用差分信号。LVDS 信号可以满足驱动能力要求,不过您的时钟不是太快,没有必要。

38、27M,SDRAM 时钟线(80M-90M),这些时钟线二三次谐波刚好在 VHF 波段,从接收端高频窜入后干扰很大。除了缩短线长以外,还有那些好办法?

如果是三次谐波大,二次谐波小,可能因为信号占空比为 50%,因为这种情况下,信号没有偶次谐波。这时需要修改一下信号占空比。此外,对于如果是单向的时钟信号,一般采用源端串联匹配。这样可以抑制二次反射,但不会影响时钟沿速率。源端匹配值,可以采用下图公式得到。

39、什么是走线的拓扑架构?

Topology,有的也叫 routing order.对于多端口连接的网络的布线次序。

40、怎样调整走线的拓扑架构来提高信号的完整性?

这种网络信号方向比较复杂,因为对单向,双向信号,不同电平种类信号,拓朴影响都不一样,很难说哪种拓朴对信号质量有利。而且作前仿真时,采用何种拓朴对工程师要求很高,要求对电路原理,信号类型,甚至布线难度等都要了解。

41、怎样通过安排叠层来减少 EMI 问题?

首先,EMI 要从系统考虑,单凭 PCB 无法解决问题。层迭对 EMI 来讲,我认为主要是提供信号最短回流路径,减小耦合面积,抑制差模干扰。另外地层与电源层紧耦合,适当比电源层外延,对抑制共模干扰有好处。

42、为何要铺铜?

一般铺铜有几个方面原因。1,EMC.对于大面积的地或电源铺铜,会起到屏蔽作用,有些特殊地,如 PGND 起到防护作用。2,PCB 工艺要求。一般为了保证电镀效果,或者层压不变形,对于布线较少的PCB 板层铺铜。3,信号完整性要求,给高频数字信号一个完整的回流路径,并减少直流网络的布线。当然还有散热,特殊器件安装要求铺铜等等原因。

43、在一个系统中,包含了dsp和 pld,请问布线时要注意哪些问题呢?

看你的信号速率和布线长度的比值。如果信号在传输在线的时延和信号变化沿时间可比的话,就要考虑信号完整性问题。另外对于多个 DSP,时 钟,数据 信号走线拓普也会影响信号质量和时序,需要关注。

44、除 protel 工具布线外,还有其他好的工具吗?

至于工具,除了 PROTEL,还有很多布线工具,如 MENTOR 的 WG2000,EN2000 系列和 powerpcb,Cadence 的 allegro,zuken 的 cadstar,cr5000 等,各有所长。

45、什么是“信号回流路径”?

信号回流路径,即 return current。高速数字信号在传输时,信号的流向是从驱动器沿 PCB 传输线到负载,再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。Dr.Johson 在他的书中解释,高频信号传输,实际上是对传输线与直流层之间包夹的介质电容充电的过程。SI 分析的就是这个围场的电磁特性,以及他们之间的耦合。

46、如何对接插件进行SI分析?

在 IBIS3.2 规范中,有关于接插件模型的描述。一般使用 EBD 模型。如果是特殊板,如背板,需要SPICE 模型。也可以使用多板仿真软件(HYPERLYNX 或 IS_multiboard),建立多板系统时,输入接插件的分布参数,一般从接插件手册中得到。当然这种方式会不够精确,但只要在可接受范围内即可。

47、请问端接的方式有哪些?

端接(terminal),也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配,终端匹配一般为并联匹配,方式比较多,有电阻上拉,电阻下拉,戴维南匹配,AC 匹配,肖特基二极管匹配。

48、采用端接(匹配)的方式是由什么因素决定的?

匹配采用方式一般由 BUFFER 特性,拓普情况,电平种类和判决方式来决定,也要考虑信号占空比,系统功耗等。

49、采用端接(匹配)的方式有什么规则?

数字电路最关键的是时序问题,加匹配的目的是改善信号质量,在判决时刻得到可以确定的信号。对于电平有效信号,在保证建立、保持时间的前提下,信号质量稳定;对延有效信号,在保证信号延单调性前提下,信号变化延速度满足要求。Mentor ICX 产品教材中有关于匹配的一些资料。另外《High Speed Digital design a hand book of blackmagic》有一章专门对 terminal 的讲述,从电磁波原理上讲述匹配对信号完整性的作用,可供参考。

50、能否利用器件的 IBIS 模型对器件的逻辑功能进行仿真?如果不能,那么如何进行电路的板级和系统级仿真?

IBIS 模型是行为级模型,不能用于功能仿真。功能仿真,需要用 SPICE 模型,或者其他结构级模型。

酷易搜提醒您:

1、为了您的资金安全,请选择见面交易,任何要求预付定金、汇款等方式均存在风险,谨防上当受骗!
2、确认收货前请仔细核验产品质量,避免出现以次充好的情况。
3、该信息由酷易搜网用户自行发布,其真实性及合法性由发布人负责,酷易搜网仅引用以供用户参考,详情请阅读酷易搜网免责条款。 查看详情>

该用户其他信息

你可能还喜欢

平顶山热门公司

平顶山热门资讯

深圳市赛孚电路科技有限公司
×
发送即代表同意《隐私协议》允许更多优质供应商为您服务